

CMOS 低压、4Ω八通道开关

产品简述

MS714是一款单芯片CMOS八路可选择开关，这些开关具有低功耗、高开关速度、低导通阻抗、低漏电和高带宽特性。其工作电压范围是1.8V到5.5V，可以广泛应用于电池供电仪器仪表、新一代的模数转换和数模转换系统中。其高带宽特性可用于USB1.1信号和视频信号处理系统中。MS714开关打开时导通电阻匹配良好。

MS714有TSSOP20、QFN20两种封装。

主要特点

- 工作电压范围：1.8V 到 5.5V
- 低的导通阻抗：典型值 2.5Ω
- 低的导通阻抗平坦度
- -3dB 带宽：200MHz
- 低功耗
- 快的开启和关断时间
- 封装：TSSOP20 和 QFN20

应用


- USB1.1 信号开关系统
- 耳机
- PDAs
- 电池供电系统
- 采样保持电路
- 音频系统
- 视频开关系统

产品规格分类


产品	封装形式	丝印名称
MS714T	TSSOP20	MS714T
MS714	QFN20	MS714



TSSOP20



QFN20

管脚排列图

管脚排列

管脚编号	管脚名称	管脚属性	管脚描述
1	NC	IO	悬空端
2, 18	S1, D1	IO	开关一通道源、漏端口
3, 17	S2, D2	IO	开关二通道源、漏端口
4, 16	S3, D3	IO	开关三通道源、漏端口
5, 15	S4, D4	IO	开关四通道源、漏端口
6, 14	S5, D5	IO	开关五通道源、漏端口
7, 13	S6, D6	IO	开关六通道源、漏端口
8, 12	S7, D7	IO	开关七通道源、漏端口
9, 11	S8, D8	IO	开关八通道源、漏端口
10	GND	IO	地
19	OE	I	逻辑控制输入
20	VDD	IO	电源端口

控制逻辑:

逻辑控制输入	MS714
高电平	开关断开
低电平	开关闭合

极限参数

绝对最大额定值

注意：应用中任何情况下都不允许超过下表中的最大额定值

参 数	符 号	额 定 值	单 位
电源电压	AVDD	-0.3~+6	V
S、D 端持续电流	I	30	mA
模拟数字输入电压范围	VIN	-0.3~VDD+0.3	V
工作温度范围	TA	-40~+85	°C
存储温度范围	Tstg	-65~+150	°C
最大结温	Jt	150	°C
焊接温度（10s）		260	°C
ESD（HBM）		3000	V

电气参数

VDD=5V±10%, GND=0V。

参数	符号	条件	温度℃	最小	典型	最大	单位
模拟开关							
模拟输入输出电压	VIS		-40~85	0		VDD	V
导通电阻	RON	V+=5.0V, VIS=0~VDD, ID=10mA	+25		2.5	4	Ω
			-40~85			4.5	
通道间导通电阻的匹配	ΔRON	同上	+25				Ω
			-40~85		0.05	0.3	
导通电阻平坦度	RFLAT(ON)	V+=5.0V, VIS=0~VDD, ID=10mA	+25		0.5		Ω
			-40~85			1.0	
漏电流							
源端漏电流 (关断)	IS (off)	VDD=+5.5V, VD=1V/4.5V, VS=4.5V/1V,	+25		±0.01	±0.1	uA
			-40~85			±0.2	
源端漏电流 (关断)	IS (off)	VD=1V/4.5V, VS=4.5V/1V,	+25		±0.01	±0.1	uA
			-40~85			±0.2	
导通漏电流	ID(ON)	VD=VS=1V/4.5V,	+25		±0.01	±0.1	uA
	IS(ON)		-40~85			±0.2	
数字输入							
输入高电平	VIH		-40~85	2.4			V
输入低电平	VIL		-40~85			0.8	V
输入漏电流	IIN	VIN=VIL 或 VIH	+25		0.005		uA
			-40~85			±0.1	
动态参数							
开启时间	tON	RL = 300Ω, CL = 50pF	+25		30		ns
			-40~85			40	
关断时间	tOFF	RL = 300Ω, CL = 50pF	+25		6		ns
			-40~85			10	


先断后通时间	tD	RL=300Ω, CL = 50pF, Vs1=Vs2=3V	+25		6		ns
			-40~85	1			
电荷注入		Vs=2V, Rs=0Ω, CL=1nF,	+25	3			pC
关断隔离度	OISO	RL =50Ω, CL = 5pF, f=10MHz,	+25		-58		dB
		RL =50Ω, CL= 5pF, f=1MHz,	+25		-78		
通道串扰	XTALK	RL =50Ω, CL= 5pF, f=10MHz,	+25		-90		dB
-3dB 带宽	BW	RL =50Ω, CL= 5pF	+25		200		MHz
源端电容	CS		+25		10		pF
漏端电容	CD		+25		10		pF
源漏端电容	CS, CD (on)		+25		22		pF
功耗参数							
电流	IDD	VDD = 5.5V, 数字输入 0V 或 5V	+25		0.001		uA
			-40~85			1	

VDD = 3V ± 10%, GND = 0V。


参数	符号	条件	温度℃	最小	典型	最大	单位
模拟开关							
模拟输入输出电压	VIS		-40~85	0		VDD	V
导通电阻	RON	V+=3.0V, VIS=0~VDD, ID=10mA	+25		5		Ω
			-40~85		5.5	8	
通道间导通电阻的匹配	ΔRON	同上	+25		0.1		Ω
			-40~85			0.3	
导通电阻平坦度	RFLAT(ON)	V+=3.0V, VIS=0~VDD, ID=10mA	+25		2.5		Ω
			-40~85				
漏电流							
源端漏电流 (关断)	IS	VD=1V/3V, VS=3V/1V,	+25		±0.01	±0.1	uA
			-40~85			±0.2	
源端漏电流 (关断)	IS	VD=1V/3V, VS=3V/1V,	+25		±0.01	±0.1	uA
			-40~85			±0.2	
导通漏电流	ID(ON)	VD=VS=1V/3V,	+25		±0.01	±0.1	uA
	IS(ON)		-40~85			±0.2	
数字输入							
输入高电平	VIH		-40~85	2.0			V
输入低电平	VIL		-40~85			0.4	V
输入漏电流	IIN	VIN = VIL 或 VIH	+25		0.005		uA
			-40~85			±0.1	
动态参数							
开启时间	tON	RL = 300Ω, CL = 50pF	+25		30		ns
			-40~85			40	
关断时间	tOFF	RL = 300Ω, CL = 50pF	+25		7		ns
			-40~85			12	
先断后通时间	tD	RL=300Ω, CL = 50pF, Vs1=Vs2=3V	+25		7		ns
			-40~85	1			

电荷注入		$V_s=2V, R_s=0\Omega, C_L=1nF,$	+25	3			pC
关断隔离度	OISO	$R_L=50\Omega, C_L=5pF,$ $f=10MHz,$	+25		-58		dB
		$R_L=50\Omega, C_L=5pF,$ $f=1MHz,$	+25		-78		
通道串扰	XTALK	$R_L=50\Omega, C_L=5pF,$ $f=10MHz,$	+25		-90		dB
-3dB 带宽	BW	$R_L=50\Omega, C_L=5pF$	+25		200		MHz
源端电容	CS		+25		10		pF
漏端电容	CD		+25		10		pF
源漏端电容	CS, CD (on)		+25		22		pF
功耗参数							
电流	IDD	VDD = 5.5V, 数字输入 0V 或 5V	+25		0.001		uA
			-40~85			1	


典型曲线图




导通阻抗对源漏电压曲线



电源电流对开关频率曲线




通阻抗对源漏电压曲线 (不同温度)




关断隔离度对频率曲线

VDD=3V




导通阻抗对源漏电压曲线 (不同温度)

VDD=5V




导通阻抗对频率曲线




电荷注入对源电压曲线


测试电路





导通阻抗测试





导通电流测试





关断漏电流测试




开关时间测试




导通前先关断时间测试




电荷注入测试



关断隔离度测试




-3dB 带宽测试



沟道串扰测试


封装外形图

TSSOP20




符号	毫米		英寸	
	最小	最大	最小	最大
D	6.400	6.600	0.252	0.259
E	4.300	4.500	0.169	0.177
b	0.190	0.300	0.007	0.012
c	0.090	0.200	0.004	0.008
E1	6.250	6.550	0.246	0.258
A		1.200		0.047
A2	0.800	1.000	0.031	0.039
A1	0.050	0.150	0.002	0.006
e	0.65(BSC)		0.026(BSC)	
L	0.500	0.700	0.020	0.028
H	0.25(TYP)		0.01(TYP)	
θ	1°	7°	1°	7°


QFN20:



TOP VIEW



BOTTOM VIEW




SIDE VIEW

Symbol	毫米		英寸	
	最小	最大	最小	最大
A	0.700	0.800	0.028	0.031
A1	0.000	0.050	0.000	0.002
A3	0.203REF		0.008REF	
D	3.400	3.600	0.134	0.142
E	4.400	4.600	0.173	0.181
D1	1.950	2.150	0.077	0.085
E1	2.950	3.150	0.116	0.124
D2	0.650	0.850	0.026	0.033
D3	0.250	0.450	0.010	0.018
k	0.325REF		0.013REF	
b	0.200	0.300	0.008	0.012
b1	0.180REF		0.007REF	
e	0.500REF		0.020REF	
e1	1.500REF		0.060REF	
L	0.300	0.500	0.012	0.020
L1	0.224	0.376	0.009	0.015

包装规范

一、印章内容介绍



MS714T、MS714：产品型号

XXXXXX：生产批号

二、印章规范要求

采用激光打印，整体居中且采用 Arial 字体。

三、包装规范说明

型号	封装形式	只/卷	卷/盒	只/盒	盒/箱	只/箱
MS714T	TSSOP20	3000	1	3000	8	24000
MS714	QFN20	4000	1	4000	8	32000

**MOS电路操作注意事项:**

静电在很多地方都会产生, 采取下面的预防措施, 可以有效防止MOS电路由于受静电放电的影响而引起的损坏:

- 1、操作人员要通过防静电腕带接地。
- 2、设备外壳必须接地。
- 3、装配过程中使用的工具必须接地。
- 4、必须采用导体包装或抗静电材料包装或运输。



+86-571-89966911

杭州市滨江区伟业路 1 号
高新软件园 9 号楼 701 室[http:// www.relmon.com](http://www.relmon.com)